Digitalno načrtovanje

Uvod v načrtovanje in testiranje digitalnih sistemov,
Jeziki HDL za opis strojne opreme (VHDL, Verilog), napotki za kodiranje, simulacija, sinteza,
Tehnologija in pregled programabilnih vezij,
Računalniška aritmetika ter načrtovanje in sinteza odločitvenih vezij,
Načrtovanje sekvenčnih vezij: sinhrona in asinhrona vezja, pomnilne celice, register, registerski niz, števci, splošni končni avtomat, pomnilnik),
Urin signal: sinteza, distribucija, »clock gating«, sinhronizacija,
Načrtovanje (mikro)procesorja: podatkovne poti, kontrolna enota, cevovod
Načrtovanje sinhronskih komunikacijskih vmesnikov (PS/2, I2C, PCI)
Načrtovanje asinhronskih komunikacijskih vmesnikov (USART)
Sinteza pomnilnikov RAM in ROM, sinteza dvokanalnih pomnilnikov
Sinteza grafičnih vmesnikov
Modularna gradnja sistemov: sistem na čipu (SOC, System-on-Chip).

Wakerly, John F. Digital design : principles and practices, Upper Saddle River : Pearson/Prentice Hall, 2006,
Enoch Hwang. Digital Logic and Microprocessor Design with VHDL. Thomson/Nelson, 2006.
Richard E. Haskell &, Darrin M. Hanna, Digital Design. 2nd Ed. LBE Books 2012.
Zapiski s predavanj, gradivo za vaje / Lecture notes, exercises

Študenta želimo naučiti samostojne uporabe in načrtovanja digitalnih vezij z uporabo sodobnih jezikov HDL in načrtovalskih orodij za simulacijo in sintezo. Pri tem jih opozorimo na specifičnosti le-teh in naučimo upoštevati optimalne pristope. Pri predmetu študentje pridobijo znanje in izkušnje pri načrtovanju in testiranju digitalnih sistemov ter uporabi sodobnih načrtovalskih orodij, razvijejo spretnosti za skupinsko razvojno delo ter poglobijo tehnično znanje.

Znanje in razumevanje:
Razumevanje delovanja brezžičnih omrežij. Poznavanje razlik med različnimi brezžičnimi omrežji ter njihova uporaba.
Uporaba:
Uporaba brezžičnih in mobilnih omrežij pri raznih pogojih uporabe (industrija, hišna omrežja, osebna omrežja, ...).
Refleksija:
Spoznavanje in razumevanje uglašenosti med teorijo in njeno aplikacijo na konkretnih primerih s področja brezžičnega prenosa podatkov.
Prenosljive spretnosti - niso vezane le na en
predmet:
Reševanje drugih konceptualno sorodnih problemov (npr. telefonska omrežja 3G in 4G).

Predavanja, laboratorijske vaje na katerih se uporabljajo sodobna orodja za načrtovanje digitalnih sistemov ter vezij FPGA, domače naloge, končni projekt

Sprotno preverjanje (domače naloge, kolokviji in projektno delo).
Končno preverjanje (pisni in ustni izpit).
(ocene: 5 (negativno), 6-10 (pozitivno), ob upoštevanju Statuta UL)

AVRAMOVIĆ, Aleksej, BABIĆ, Zdenka, RAIČ, Dušan, STRLE, Drago, BULIĆ, Patricio. An approximate logarithmic squaring circuit with error compensation for DSP applications. Microelectronics journal, ISSN 0959-8324. [Print ed.], 2014, vol. 45, iss. 3, str. 263-271. , doi: . [COBISS-SI-ID 10373972]
ČEŠNOVAR, Rok, RISOJEVIĆ, Vladimir, BABIĆ, Zdenka, DOBRAVEC, Tomaž, BULIĆ, Patricio. A GPU implementation of a structural-similarity-based aerial-image classification. The journal of supercomputing, ISSN 0920-8542, Aug. 2013, vol. 65, no. 2, str. 978-996, ilustr. , doi: . [COBISS-SI-ID 9619028]
BULIĆ, Patricio, GUŠTIN, Veselko, ŠONC, Damjan, ŠTRANCAR, Andrej. An FPGA-based integrated environment for computer architecture. Computer applications in engineering education, ISSN 1061-3773. [Print ed.], Mar. 2013, vol. 21, no. 1, str. 26-35, ilustr. , doi: . [COBISS-SI-ID 7696212]
LOTRIČ, Uroš, BULIĆ, Patricio. Applicability of approximate multipliers in hardware neural networks. Neurocomputing, ISSN 0925-2312. [Print ed.], Nov. 2012, vol. 96, str. 57-65, ilustr. [COBISS-SI-ID 9160276]
BABIĆ, Zdenka, AVRAMOVIĆ, Aleksej, BULIĆ, Patricio. An iterative logarithmic multiplier. Microprocessors and microsystems, ISSN 0141-9331. [Print ed.], 2011, vol. 35, no. 1, str. 23-33, ilustr. [COBISS-SI-ID 7837780]